Прогрес у дослідженні LDO LDO LDO
Нещодавно дослідницька група професора Мінгксина з Лабораторії технологій інтеграції потужності Школи науки та інженерії в Інтегрованому ланцюзі в Університеті електронних наук та технологій Китаю опублікувала результат прориву дослідницьких досліджень щодо швидкої перехідної технології низької потужності в галузі низьких лінійних регуляторів (LDOS) у журналі IEEE SOLINE CARCH.
Ця технологія може значно покращити високошвидкісну фотографію смартфонів та безпілотників. Він приймає розширене відновлення струму навантаження та архітектуру контролю активного затискача, із статичним споживанням електроенергії лише 8,2 мкм А. Він може одночасно обробляти перехідні зміни високої та низької частоти навантаження, стискувати коефіцієнт перехідного коефіцієнта якості LDO до 41ps та досягти найшвидшої високочастотної можливості стрибка навантаження у високій поточній індустрії LDO вперше.
Мобільні пристрої, як правило, приймають архітектуру живлення точки до точки, що складається з літієвого акумулятора, каскадованих декількох перетворювачів доларів та LDOS. Бак використовується для зменшення напруги високої ефективності, а LDO перетворює вихідну напругу пульсації долара в стабільний джерело живлення. Ключовим викликом, що стоїть перед дизайном LDO, є те, що для таких програм, як флеш-пам'ять з низькою вхідною напругою та високим струмом навантаження, LDOS зазвичай використовує транзистори живлення N-типу для зменшення площі мікросхеми та оптимізації перехідних показників. Завдяки унікальному приводу Dead Zone випуску NMOS-LDO, високочастотні перехідні навантаження можуть значно погіршити перехідну продуктивність; У той же час, статичне споживання енергії LDO потрібно мінімізувати, щоб продовжити час роботи акумулятора, але прагнення до низького споживання електроенергії погіршує ключові показники LDO, таких як перехідне та співвідношення придушення потужності.
На основі вищезазначених викликів дослідницька група розробила статичне поточне відновлення та майже нульову архітектуру керування LDO Dead Zone LDO та запропонувала нову архітектуру буфера для посиленої транспровідності MOS. Незважаючи на те, що ефективно сприяє ємності воріт силового транзистора, статичне споживання електроенергії повністю відновлюється навантаженням; Активна схема затискача використовується для швидкого та точного затискання нижньої межі вихідної напруги підсилювача помилок, коли вихідна напруга перевищує, зменшуючи мертву зону LDO до майже нульового стану.
За допомогою вищезазначеної технології, LDO був розроблений для досягнення коефіцієнта якості 41ps при споживанні лише 8,2 мкм, тоді як коливання вихідної напруги під час високочастотних перехідних перехідів збільшився лише на 40% порівняно з низькочастотними перехідними. Порівняно з міжнародним прогресивним рівнем досліджень, він має значні переваги у швидкісній та низькій потужності.
